復習用の問題
Engineers commonly model the output of a digital-to-analog converter with a zero-order hold that keeps each sample value constant for the duration of one sampling interval.
正解を見る
Engineers commonly model the output of a digital-to-analog converter with a zero-order hold that keeps each sample value constant for the duration of one sampling interval.
音声機能が動作しない場合はこちらをご確認ください
関連する単語
zero-order hold
名詞
日本語の意味
数学におけるモデルで、従来のデジタル‐アナログ変換器が行う信号再構成の手法を表す。離散時間信号の各サンプルの値をそのサンプル間隔分、一定期間保持することで連続時間信号へ変換する過程を記述している。
関連語
英語 - 英語
項目の編集設定
- 項目の編集権限を持つユーザー - すべてのユーザー
- 項目の新規作成を審査する
- 項目の編集を審査する
- 項目の削除を審査する
- 重複の恐れのある項目名の追加を審査する
- 項目名の変更を審査する
- 審査に対する投票権限を持つユーザー - 編集者
- 決定に必要な投票数 - 1
例文の編集設定
- 例文の編集権限を持つユーザー - すべてのユーザー
- 例文の削除を審査する
- 審査に対する投票権限を持つユーザー - 編集者
- 決定に必要な投票数 - 1
問題の編集設定
- 問題の編集権限を持つユーザー - すべてのユーザー
- 審査に対する投票権限を持つユーザー - 編集者
- 決定に必要な投票数 - 1
