最終更新日：2025/12/02
例文
研究チームは、FPGA上で行列乗算を高速化するために、それぞれが上流の隣接ユニットから受け取ったデータに基づいて独立して部分結果を計算・保持し下流へ渡す、密に結合された同質のデータ処理ユニット群からなるカスタムの並列アーキテクチャを実装した。
復習用の問題
The research team implemented a custom systolic array to accelerate matrix multiplication on the FPGA.
正解を見る
The research team implemented a custom systolic array to accelerate matrix multiplication on the FPGA.
音声機能が動作しない場合はこちらをご確認ください
関連する単語
systolic array
名詞
日本語の意味
並列コンピュータのアーキテクチャにおける、均質で密に結合されたデータ処理ユニット（DPU）のネットワークを指します。各DPUが上流の隣接ユニットから受け取ったデータに基づき部分的な計算を独立して行い、その結果を自身で保持したうえで、下流のユニットに伝達する仕組みとなっています。
関連語
英語 - 英語
項目の編集設定
- 項目の編集権限を持つユーザー - すべてのユーザー
- 項目の新規作成を審査する
- 項目の編集を審査する
- 項目の削除を審査する
- 重複の恐れのある項目名の追加を審査する
- 項目名の変更を審査する
- 審査に対する投票権限を持つユーザー - 編集者
- 決定に必要な投票数 - 1
例文の編集設定
- 例文の編集権限を持つユーザー - すべてのユーザー
- 例文の削除を審査する
- 審査に対する投票権限を持つユーザー - 編集者
- 決定に必要な投票数 - 1
問題の編集設定
- 問題の編集権限を持つユーザー - すべてのユーザー
- 審査に対する投票権限を持つユーザー - 編集者
- 決定に必要な投票数 - 1
