最終更新日:2025/11/30
例文

FPGA設計の授業で、32ビット整数の乗算を高速化するために、2つの整数を乗算するデジタル回路の効率的なハードウェア実装を導入しました。

復習用の問題

In our FPGA design class, we implemented a Wallace tree to speed up 32-bit integer multiplication.

正解を見る

In our FPGA design class, we implemented a Wallace tree to speed up 32-bit integer multiplication.

音声機能が動作しない場合はこちらをご確認ください

関連する単語

Wallace tree

名詞
日本語の意味
二つの整数を乗算するためのデジタル回路の効率的なハードウェア実装(ウォレス木アルゴリズムとして知られる)
このボタンはなに?

FPGA設計の授業で、32ビット整数の乗算を高速化するために、2つの整数を乗算するデジタル回路の効率的なハードウェア実装を導入しました。

関連語

plural

英語 - 英語

項目の編集設定
  • 項目の編集権限を持つユーザー - すべてのユーザー
  • 項目の新規作成を審査する
  • 項目の編集を審査する
  • 項目の削除を審査する
  • 重複の恐れのある項目名の追加を審査する
  • 項目名の変更を審査する
  • 審査に対する投票権限を持つユーザー - 編集者
  • 決定に必要な投票数 - 1
例文の編集設定
  • 例文の編集権限を持つユーザー - すべてのユーザー
  • 例文の削除を審査する
  • 審査に対する投票権限を持つユーザー - 編集者
  • 決定に必要な投票数 - 1
問題の編集設定
  • 問題の編集権限を持つユーザー - すべてのユーザー
  • 審査に対する投票権限を持つユーザー - 編集者
  • 決定に必要な投票数 - 1
編集ガイドライン

ログイン / 新規登録

 

アプリをダウンロード!
DiQt

DiQt(ディクト)

無料

★★★★★★★★★★