When optimizing pipelined processors, engineers often rearrange instructions to fill delay slots.
パイプライン化されたプロセッサを最適化する際、エンジニアはしばしば命令を並べ替えて遅延スロットを埋めます。
アカウントを持っていませんか? 新規登録
アカウントを持っていますか? ログイン
DiQt(ディクト)
無料
★★★★★★★★★★