The design team decided to pipeline the signal processor to increase throughput and reduce latency.
設計チームは、スループットを向上させ遅延を低減するため、信号プロセッサを各段が出力を次の段に渡す形で効率的な段階処理となるよう設計することにした。
アカウントを持っていませんか？ 新規登録
アカウントを持っていますか？ ログイン
DiQt（ディクト）
無料
★★★★★★★★★★
