Last Updated：2025/12/02
Sentence
研究チームは、FPGA上で行列乗算を高速化するために、それぞれが上流の隣接ユニットから受け取ったデータに基づいて独立して部分結果を計算・保持し下流へ渡す、密に結合された同質のデータ処理ユニット群からなるカスタムの並列アーキテクチャを実装した。
Quizzes for review
The research team implemented a custom systolic array to accelerate matrix multiplication on the FPGA.
See correct answer
The research team implemented a custom systolic array to accelerate matrix multiplication on the FPGA.
音声機能が動作しない場合はこちらをご確認ください
Related words
systolic array
Noun
Japanese Meaning
並列コンピュータのアーキテクチャにおける、均質で密に結合されたデータ処理ユニット（DPU）のネットワークを指します。各DPUが上流の隣接ユニットから受け取ったデータに基づき部分的な計算を独立して行い、その結果を自身で保持したうえで、下流のユニットに伝達する仕組みとなっています。
Related Words
English - English
Word Edit Setting
- Users who have edit permission for words - All Users
- Screen new word creation
- Screen word edits
- Screen word deletion
- Screen the creation of new headword that may be duplicates
- Screen changing entry name
- Users authorized to vote on judging - Editor
- Number of votes required for decision - 1
Sentence Edit Setting
- Users who have edit permission for sentences - All Users
- Screen sentence deletion
- Users authorized to vote on judging - Editor
- Number of votes required for decision - 1
Quiz Edit Setting
- Users who have edit permission for quizzes - All Users
- Users authorized to vote on judging - Editor
- Number of votes required for decision - 1
